Optimierung und Performancesteigerung bei der Generierung von VHDL-Modellen analoger Schaltungen