Clock-Jitter Untersuchung bei Digital-Analog Umsetzern

Der Takt von Analog-Digital- und Digital-Analog-Umsetzern unterliegt, je nach Auflösung des Umsetzers, gewissen Beschränkungen bezüglich seiner spektralen Reinheit. Damit stellt sich das Problem der Erzeugung eines spektral reinen Taktes (Clock), sowie dessen Verteilung innerhalb großer Systeme ohne die spektrale Reinheit des Taktes zu beeinflussen. Diese Arbeit beschreibt ein Verfahren, welches die negativen Auswirkungen von Jitter auf Digital-Analog-Umsetzer sehr stark reduziert. Es wird die Jitter-Auswirkung im Basisband analysiert, modelliert und anschließend mittels MATLAB simuliert. Die Simulationen zeigen eine Bestätigung der theoretischen Untersuchungen. Die Implementierung eines Jitter-Fehler-Modells in den bestehenden Regelkreis des Noise-Shapers zeigt eine sehr gute Kompensation des Clock-Jitters. Ein digitaler Noise-Shaper lässt sich so adaptieren, dass es durch Verzerrungen des Jitter-Fehlers beim Digital-Analog-Umsetzer zu einer fast vollständigen Eliminierung der Jitter-Auswirkung kommt. Ein großer Erfolg ist die Verbesserung des Dynamik-Bereiches bei gleich bleibenden Clock-Jitter. Umgekehrt bleibt das SNR trotz größer werdendem Clock-Jitter nahezu konstant.

geboren 1972 in Klagenfurt, Ausbildung zum Nachrichtenelektroniker, Studium der Telematik und Netzwerktechnik. Bisher in der IT als Systemspezialist und Troubleshooter bei TK-Providern sowie als Ingenieur im Bereich Konzept- und Systemdesign tätig. Zurzeit arbeitet er an EU-Forschungsprojekten im Bereich der Kooperativen-Systeme.